Устройство и принцип работы микропроцессора

Время чтения: 16 минут

В статье будут рассмотрены понятия: разрядность, тактовая частота, кэш-память и многие другие. Вторая её часть будет посвящена истории появления и развития микропроцессоров. Автор статьи ни в коем случае не хочет преподать читателю урок истории, но если пройтись шаг за шагом от первого микропроцессора к наиболее совершенным на сегодня, это поможет легче понять устройство и принцип работы довольно сложного электронного прибора.

Устройство управления (УУ) — основная часть процессора, которая декодирует и выполняет инструкции, а также формирует управляющие сигналы для всех основных блоков процессора и компьютера.

Декодер инструкций преобразует машинный код программы (полученный с помощью Ассемблера или других языков программирования) в форму, понятную процессору.

Арифметико-логическое устройство (АЛУ) — блок процессора, работающий под управлением УУ. Он выполняет арифметические и логические операции.

Регистры процессора — сверхбыстрая память, расположенная прямо на кристалле. В них временно хранятся данные, необходимые при выполнении инструкций.

Инструкции — элементарные команды процессора. Это могут быть арифметические операции, чтение и запись данных в регистры, работа с портами ввода/вывода, переходы к другим инструкциям и т. д. Любая программа состоит из набора таких инструкций, сформированных на языке программирования (например, Ассемблере).

Ассемблер — низкоуровневый язык программирования, в котором программа состоит непосредственно из инструкций процессора. Он сложен в разработке, но позволяет добиться максимальной эффективности и производительности.

Шина адреса — набор линий, по которым процессор передаёт адрес ячейки памяти для чтения или записи. Её разрядность определяет максимальный объём адресуемой памяти (например, 32-битные процессоры ограничены примерно 4 ГБ).

Шина данных — линии передачи между процессором, памятью и устройствами ввода/вывода. Её разрядность определяет объём информации, передаваемый за один такт.

Тактовая частота — число тактов (циклов), выполняемых за одну секунду. Одна инструкция может выполняться за один такт (в RISC-процессорах) или за несколько (в CISC-процессорах).

CISC-процессоры появились раньше и имеют более «человеко-понятный» набор инструкций для Ассемблера. RISC-процессоры появились позже и используют более простой и оптимизированный набор, что повышает производительность.

Разрядность — количество данных, обрабатываемых процессором за один такт.

Кэш-память — сверхбыстрая память между регистрами и оперативкой для хранения часто вызываемых данных. Делится на уровни: L1, L2 и L3. L1 — самая быстрая, но с минимальным объёмом; L3 — самая медленная, но ёмкая.

Гарвардская архитектура — подход, при котором память для инструкций и данных физически разделена, как и каналы их передачи. Это уменьшает конфликты доступа и повышает скорость обработки. Чаще всего используется в микроконтроллерах и сигнальных процессорах. Существуют также гибридные варианты с архитектурой фон Неймана.

Архитектура фон Неймана — модель, в которой инструкции и данные хранятся в одной общей памяти и используют один канал передачи. Это упрощает устройство системы, но снижает производительность. Большинство современных процессоров используют именно эту или гибридную архитектуру.

Технологический процесс (техпроцесс) — совокупность технологических норм, определяющих размеры транзисторов в микропроцессоре. Чем меньше техпроцесс, тем большее число транзисторов размещено на кристалле. Выше «скорость», ниже энергопотребление и тепловыделение.

Микропроцессоры семейств x86 и x86-64 являются прямыми потомками «классического» Intel 8086, поэтому его удобно рассматривать как основу для понимания принципов работы современных решений.

BIU отвечает за взаимодействие процессора с внешними компонентами. Он реализует 16-разрядную двунаправленную шину данных и 20-разрядную адресную шину. В его задачи входят все операции внешнего обмена:

Для выполнения этих функций блок содержит очередь инструкций (Instruction Stream Byte Queue), сегментные регистры (ES, CS, SS, DS), указатель инструкции (IP), сумматор адресов (Σ), а также управляющую логику шины.

Чтобы ускорить выполнение программы, интерфейс шины заранее считывает из памяти несколько байт следующих инструкций — обычно до шести. Эти байты не сразу попадают в устройство управления (УУ), а сохраняются в специальной группе регистров, которая называется очередью инструкций.

Благодаря этому УУ может брать следующую инструкцию из очереди, пока текущая ещё выполняется. Например, выполняется операция умножения. В архитектуре 8086 операнды обычно уже находятся в регистрах процессора, но сама операция требует около 100 тактов. Это довольно долго, и без дополнительных механизмов процессор простаивал бы.

Пока выполняется такая инструкция, интерфейс шины не простаивает: он продолжает считывать из памяти следующие инструкции и помещает их в очередь. Этот процесс идёт до тех пор, пока очередь не заполнится. В результате УУ получает уже готовые инструкции, что значительно быстрее, чем каждый раз обращаться к памяти напрямую.

Инструкции выполняются в том порядке, в котором они были загружены в очередь. Однако при выполнении инструкций перехода (JUMP) и вызова подпрограмм (CALL) содержимое очереди становится недействительным. В таких случаях очередь очищается, и новые начинают загружаться уже с адреса перехода. Возможность считывать следующую при выполнении текущей называется конвейеризацией.

Процессор 8086 имеет 20-битную адресную шину и способен обращаться к памяти объёмом до 1 МБ. При этом его регистры и шина данных имеют разрядность 16 бит, поэтому напрямую адресовать всё пространство за один раз невозможно. Для решения этой проблемы используется сегментация памяти.

Память рассматривается не как единое целое, а как набор сегментов размером до 64 КБ. В пределах одного сегмента доступ к данным возможен с использованием 16-битной шины. В любой момент времени процессор работает с четырьмя активными сегментами.

Для их хранения используются сегментные регистры (по 16 бит каждый):

Эти регистры содержат старшие 16 бит начальных адресов соответствующих областей памяти. Например, CS задаёт базовый адрес сегмента кода, из которого выбираются инструкции.

Назначение регистров:

Основные особенности сегментации:

Преимущества такого подхода:

Регистр указателя инструкции хранит 16-битный адрес следующего байта кода в сегменте кода. Значение, содержащееся в регистре IP, называется смещением. Это значение необходимо сместить относительно базового адреса сегмента в CS (прибавить к нему), чтобы получить требуемый 20-битный физический адрес.

Содержимое регистра CS умножается на 16, то есть сдвигается на четыре позиции влево путём вставки четырёх нулевых битов, а затем смещение, то есть содержимое IP добавляется к сдвинутому содержимому CS для формирования физического адреса. Как показано на рисунке ниже, содержимое CS равно 348AH, следовательно, сдвинутое содержимое CS равно 348A0H.

У 8086 EU получает от интерфейса шины инструкции и данные, декодирует их и выполняет. Оно также определяет, какие действия должен выполнить процессор и какие операции передать другим блокам.

EU включает:

Схема управления, декодер инструкций, АЛУ

Блок управления координирует внутренние процессы EU. Декодер преобразует машинные инструкции в последовательность действий процессора.

АЛУ выполняет основные операции: сложение, вычитание, логические операции AND, OR, XOR, а также инкремент, декремент, сдвиги и другие операции с 16-битными данными.

Регистр флагов (FLAGS)

Флаг — это специальный бит, который отражает результат выполнения операции или управляет работой процессора.

Регистры общего назначения

В процессоре есть восемь 8-битных регистров: AH, AL, BH, BL, CH, CL, DH и DL. Они временно хранят данные — операнды, промежуточные результаты и счётчики.

Пары регистров (AX, BX, CX, DX) могут объединяться для работы с 16-битными значениями.

Указатели и индексные регистры

Хотя сегментные регистры имеют 16-битную разрядность, физический адрес памяти формируется как 20-битное значение. Для этого используются дополнительные регистры, связанные с адресацией.

К этой группе относятся:

Указатель стека (SP)

Он хранит смещение относительно начала стекового сегмента и указывает на вершину стека.

Для этого содержимое регистра сегмента стека сдвигается на четыре бита влево, а содержимое SP добавляется к результату сдвига. Если SP равно 9F20H, а SS — 4000H, то физический адрес вычисляется следующим образом:

SS = Сдвиг 4000H на четыре бита влево = 40000H,

Физический адрес = SS + SP = 40000H + 9F20H = 49F20H

Указатель базы, индекса источника и приёмника (BP, SI и DI)

Эти регистры применяются как универсальные, но чаще имеют специальные роли: